10.13911/j.cnki.1004-3365.180036
一种步进的单元散布拥塞消除算法
提出一种用于布局阶段的拥塞消除算法.首先,筛选出拥塞严重区域的高引脚数标准单元.然后,以步进的方式为这些标准单元设置隔离区域,使其散布,以消除该区域的拥塞.该方法能有效降低设计的短路违例,并减小总线长优化时序.采用提出的算法和SYNOPSYS公司的软件ICC,对一种采用SMIC 65 nm标准单元工艺库的两百万门设计进行优化.与ICC的优化结果相比,采用该算法后,短路违例降低了12％,总线长缩短了7％,总违例时间减少了14％,但运行时间有所增加.
数字集成电路物理设计、布局布线、拥塞、单元散布
48
TN402;TN47(微电子学、集成电路（IC）)
国家自然科学基金重点资助项目61531016;四川省科技支撑计划重点资助项目2016GZ0059,2017GZ0110;国家自然科学基金青年基金资助项目61504110
2019-01-16（万方平台首次上网日期，不代表论文的发表时间）
共4页
798-801
