10.13911/j.cnki.1004-3365.170519
一种新型的融合控制码与数据码的8/10bit编码器
设计了一种融合控制码(K码)与数据码(D码)、具有无效K码检测功能的高速8/10bit编码器.深入研究了8/10 bit的编码特点以及K码与D码的内在相关性,提出了将K码融合于D码的改进编码方法.相比传统方法,该编码方法更简单,速度更快,占用逻辑资源更少.采用Verilog HDL语言设计了编码器,使用Modelsim软件对设计进行了功能验证,并利用Quartus Ⅱ综合实现了8/10 bit编码电路.该编码器可直接应用于需要8/10 bit编码的收发器.
控制码、编码器、Verilog HDL、查找表
48
TN919.3
模拟集成电路重点实验室基金资助项目6142802010101
2018-11-22（万方平台首次上网日期，不代表论文的发表时间）
共5页
620-624
