10.13911/j.cnki.1004-3365.170258
一种新型超高速高精度时钟占空比校准电路
设计了一种超高速高精度时钟占空比校准电路.采用一种新的脉冲宽度校准单元,通过控制电压调整时钟上升、下降时间来实现占空比调整.同时,设计了一种时钟放大模块,降低了占空比校准单元对输入时钟幅度的要求,提高了占空比校准精度.分析了各电路模块的作用以及对整体性能的影响.采用SMIC 65 nm CMOS工艺,在1.8V电源电压下对各模块以及整体电路进行仿真验证.仿真结果表明,该时钟占空比校准电路能对输入频率为1～4 GHz、占空比为20％～80％的时钟进行精确校准,校准后的占空比为(50±1)％,系统稳定时间为200个输入时钟周期,功耗为10 mW.
校准电路、占空比校准、高速、高精度、大校准范围
48
TN432(微电子学、集成电路（IC）)
模拟集成电路重点实验室基金资助项目6142802010101
2018-07-02（万方平台首次上网日期，不代表论文的发表时间）
共5页
241-245
