一种低电压超低功耗动态锁存比较器
提出了一种低电压超低功耗动态锁存比较器.采用了自适应双重衬底偏压技术,在适当时间将比较器进行顺向衬底偏压与零衬底偏压的切换,以取得功耗延时积(PDP)的优势最大化.为解决比较器不工作时静态功耗较大的问题,提出了一种关断结构.该比较器基于SMIC 180 nmCMOS工艺,在400mV电源电压下进行了前仿真.前仿真结果表明,电路的平均功耗、响应时间、功耗延时积均显著下降.在时钟频率为14.7 MHz时,响应时间为34 ns,功耗为123 nW.
比较器、衬底偏压技术、低电压、阈值电压
47
TN432(微电子学、集成电路（IC）)
国家自然科学基金资助项目61404043,61674049,61401137;安徽省科技重大专项项目16030901007;安徽省科技攻关项目1501021037;中科院重点实验室开放课题IIMDKFJJ-13-06,IIMDKFJJ-14-03
2018-01-26（万方平台首次上网日期，不代表论文的发表时间）
共5页
756-759,764
