FFT算法硬件模块的高层次综合实现与优化
针对传统硬件描述语言对模型和算法的结构调整及优化结果对比存在难度大、开发周期长等不足,提出了利用高层次综合的方法进行算法的硬件模块设计.以基于时间抽取的16点基-2 FFT为例,利用C语言对算法进行描述,通过循环展开、数组分割、乘法简化、单个时钟周期长短调整等优化方式对设计结果进行探索.探索结果表明,通过更改C语言数据类型和代码结构,能够快速实现不同性能要求的硬件方案设计,与传统寄存器传输级(RTL)实现相比,大大降低了算法模块的设计难度,缩短了开发周期,便于探索硬件设计过程中的各种可能性.
高层次综合、算法模块设计、设计结果探索、16点基-2 FFT
47
TP391(计算技术、计算机技术)
天津市科技计划项目14ZCZDGX00034
2017-05-24（万方平台首次上网日期，不代表论文的发表时间）
共5页
217-221
