H.264中DCT算法在FPGA上的高层次综合实现
针对传统硬件设计方法在大规模算法应用实现中的高复杂度,提出了一种高层次综合方法,从而实现高效快速地硬件设计.以H.264编码中常用的DCT算法的硬件实现为目的,对算法的C语言实现进行优化,并使用高层次综合工具将优化后的C语言算法描述转换为专用硬件加速器;通过高层次综合工具提供的接口设定、流水线插入、块并行等操作,对生成的硬件作进一步优化;与人为DCT算法的RTL设计和采用高层次综合方法的DCT硬件设计相比,具有更大的设计空间和更高的代码可裁剪性.FPGA实现结果表明,H.264中基于高层次综合方法的DCT算法在节省大量设计开发时间的前提下,可达到每秒处理516兆个整型数的计算性能.
H.264、DCT算法、高层次综合、FPGA实现、设计空间探索
46
P391
2017-01-17（万方平台首次上网日期，不代表论文的发表时间）
841-844
