一种用于10 Gb/s Serdes的40 nm CMOS锁相环
提出了一种应用于10 Gb/s高速串并接口电路(Serdes)的高性能锁相环.采用正交压控振荡器(QVCO)实现4路等相位间隔的5 GHz时钟,输出采用2分频单转差缓冲器,实现可忽略相差的8路等相位间隔的2.5 GHz时钟.电荷泵中采用负反馈技术,以提高电流匹配性能.在SMIC 40 nm工艺下完成设计,在1.1V的供电电压下,锁相环的总电流为7.6 mA,输出5 GHz时钟在10 kHz~100 MHz积分范围内的均方根抖动约为107 fs,芯片尺寸仅为780 μm×410μm.
CMOS锁相环、低抖动、多相时钟、正交LC压控振荡器
46
TN432(微电子学、集成电路(IC))
2017-01-17(万方平台首次上网日期,不代表论文的发表时间)
767-771