一种不同缩放类型组合的低功耗DAC
提出了一种内置于SAR ADC的低功耗DAC,采用不同缩放类型分段组合的方式,明显减小了芯片占用面积,降低了功耗.基于华润上华公司的0.35 μm CMOS工艺,利用CadenceSpectre仿真工具对电路进行分析,结果显示该DAC整体电路的功耗为0.93 mW,最大积分非线性(INL)为-0.74 LSB,最大微分非线性(DNL)为-0.48 LSB,优值(FOM)为3.81,版图的面积为0.086 mm2,很好地满足了低功耗和小面积的要求.
不同缩放、低功耗、分段组合、DAC
46
TN432(微电子学、集成电路（IC）)
湖北省自然科学基金资助项目2011CDB234;湖北省教育厅科学技术研究计划重点项目D20101104
2017-01-17（万方平台首次上网日期，不代表论文的发表时间）
726-730,735
