低成本BIST映射电路的设计与优化
低成本BIST利用映射电路对自测试线形反馈移位寄存器进行优化,将对故障覆盖率无贡献的测试向量屏蔽掉,有效提高了故障覆盖率,降低了测试功耗.映射电路的设计是低成本BIST设计的关键,为了降低其硬件开销和功耗、提高参数性能,该映射逻辑电路对测试向量的种子进行映射,并通过相容逻辑变量合并、布尔代数化简等方法对映射电路进行优化,有效地降低了测试应用时间、测试功耗和硬件开销.
内建自测试、映射电路、硬件开销
46
TN306(半导体技术)
国家自然科学基金资助项目61303042,61472123;湖北省自然科学基金资助项目2014CFC1091;湖北理工学院创新人才项目13xjz05c;湖北理工学院优秀青年科技创新团队项目13xtz10;湖北理工学院大学生创新项目13cx25
2016-07-15（万方平台首次上网日期，不代表论文的发表时间）
324-327
