一种片内信号间的相位检测与同步电路
提出了一种片内信号间的相位检测与同步电路.该电路通过检测信号间的相位信息,连续调整其中一个信号的延迟,从而保持信号与信号之间始终处于设定的相位同步关系.介绍了相位检测与同步电路的原理及结构,给出了每一个模块的具体电路结构并加以分析.基于SMIC 65 nmCMOS工艺,采用Cadence Spectre进行仿真,结果表明,电路可产生16个固定的相位关系,工作在1～4 GHz的宽频范围,在4 GHz工作频率时功耗为52 mW,而芯片尺寸为450 μm×450 μm.
相位检测、延迟线、MOS电流模逻辑
46
TN432(微电子学、集成电路（IC）)
国家科技重大专项2013ZX01020006-001
2016-03-16（万方平台首次上网日期，不代表论文的发表时间）
75-80,85
