一种6.25Gb/s带预加重结构的低压差分发送器
采用SMIC 40 nm CMOS工艺,设计了一种带预加重结构的低压差分(LVDS)发送器.低压差分驱动器采用双运放反馈控制电路,可稳定输出信号的摆幅.采用边沿检测电流注入的预加重电路,对输出进行高频预加重,克服了数据高速传输中高频信号的损失.该发送器的速率为6.25 Gb/s,输出差分信号摆幅为300 mV,预加重比例为3.5 dB,功耗为7.1 mW.该低压差分发送器可应用于高速IO物理层电路中.
并串转换、预加重、低压差分发送器、高速IO
46
TN432(微电子学、集成电路（IC）)
中科院A类战略性先导科技专项资助项目“面向感知中国的新一代信息技术研究”XDA06010402
2016-03-16（万方平台首次上网日期，不代表论文的发表时间）
67-70
