一种10位80Ms/s逐次逼近A/D转换器
基于65 nm CMOS工艺,设计了一种10位80 Ms/s的逐次逼近A/D转换器.该A/D转换器采用1.2V电源供电以及差分输入、拆分单调的DAC网络结构.采用拆分单调的电容阵列DAC,可以有效降低A/D转换所消耗的能量,缩短DAC的建立时间,降低控制逻辑的复杂度,提高转换速度;避免了由于比较器共模电平下降过多引起的比较器失调,从而降低了比较器的设计难度,改善了ADC的线性度.动态比较器降低了A/D转换的功耗.使用Spectre进行仿真验证,结果表明,当采样频率为80 MHz,输入信号频率为40 MHz时,该A/D转换器的SFDR为72 dBc.
拆分单调、模数转换器、动态比较器、无杂散动态范围
46
TN453(微电子学、集成电路（IC）)
中国电子科技集团青年创新基金资助项目JJ_QN_2013_30
2016-03-16（万方平台首次上网日期，不代表论文的发表时间）
1-4,8
