一种基于65 nm CMOS工艺的3抽头前馈均衡器
高速串行接口技术是当前高速数据传输的关键技术之一,而前馈均衡器(FFE)是高速串行接口中的重要模块电路.设计了一款工作在40 Gb/s、用于高速串口发送端的前馈均衡器;分析了FFE求和模块、延时模块对均衡效果的影响;采用LC网络作为延时单元,并通过设计闭环反馈控制来控制延时时间,解决了高速均衡电路的延时实现问题.电路采用TSMC 65 nm CMOS工艺进行设计和仿真,后仿真结果表明,在40 Gb/s数据传输时,该3抽头FFE电路具有20 dB的均衡能力;在TT 27℃工艺角、1.0V电源电压下,电路功耗为51.52 mW.
前馈均衡器、高速串行接口、LC网络延时、闭环反馈、模拟电路
45
TN432;TN715(微电子学、集成电路（IC）)
国家高技术研究发展计划资助项目2011AA010405
2015-12-23（万方平台首次上网日期，不代表论文的发表时间）
764-768
