一种含LDE效应的深亚微米电路设计流程
介绍了一种包含LDE效应的深亚微米电路设计流程.分析了100 nm以下工艺节点LDE效应对器件的影响,以及传统集成电路设计方法的局限性.在此基础上,提出了包含LDE效应的电路设计方法,并通过中芯国际先进工艺节点的模拟电路设计实例进行了验证.结果表明,在亚100 nm工艺节点,尤其在40/45 nm及以下节点,LDE效应的影响已不可忽略,需要采用含LDE效应的电路设计流程.
LDE效应、深亚微米、电路设计流程、模拟集成电路
45
TN432(微电子学、集成电路（IC）)
国家科技重大专项02专项资助项目2013ZX02301-001
2015-10-28（万方平台首次上网日期，不代表论文的发表时间）
670-672
