一种自恢复容SEU锁存器的设计
随着集成电路工艺水平的不断提高、器件尺寸的不断缩小以及电源的不断降低,传统的锁存器越发容易受到由辐射效应引起的软错误影响.为了增强锁存器的可靠性,提出了一种适用于低功耗电路的自恢复SEU加固锁存器.该锁存器由传输门、反馈冗余单元和保护门C单元构成.反馈冗余单元由六个内部节点构成,每个节点均由一个NMOS管和一个PMOS管驱动,从而构成自恢复容SEU的结构.在45 nm工艺下,使用Hspice仿真工具进行仿真,结果表明,与现有的加固方案FERST[1]结构相比,在具备相同面积开销和单粒子翻转容忍能力的情况下,提出的锁存器不仅适用于时钟门控电路,而且节省了61.38％的功耗-延迟积开销.
锁存器设计、反馈冗余单元、C单元、低功耗、软错误
45
TN47(微电子学、集成电路（IC）)
2015-10-28（万方平台首次上网日期，不代表论文的发表时间）
643-648
