H.264中CAVLC解码器的设计与优化
为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块.level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数.建立了该优化结构的RTL模型,并验证了其功能的正确性.利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080 p高清视频的实时解码.
H.264解码器、CAVLC解码器、伪并行结构、快速合并方法
45
TN47(微电子学、集成电路(IC))
2015-07-13(万方平台首次上网日期,不代表论文的发表时间)
372-375