基于HEVC的多长度DCT变换的VLSI设计
为了满足下一代视频压缩标准HEVC中定义的四种不同长度DCT变换的要求,提出了一种灵活的DCT变换的VLSI架构.从DCT系数矩阵分解算法推导出可用于不同长度的一维DCT变换的硬件架构,在保持数据吞吐量不变的情况下,能够支持4,8,16,32点等不同长度的DCT变换.采用130 nm工艺库综合后,得到电路的最高工作频率为131 MHz,能够支持HEVC标准的4 k(4 096×2 048)高清视频进行60帧每秒的编码处理.
HEVC、整数DCT、VLSI、视频编码
45
TN492(微电子学、集成电路（IC）)
2015-03-25（万方平台首次上网日期，不代表论文的发表时间）
100-103
