8位80 MS/s低功耗流水线型ADC的设计
采用每级为1.5位或者2位精度的7级流水线结构,即7级子ADC,设计了一款8位80MS/s的低功耗模数转换电路.利用每一级子ADC中的钟控开关及电容实现采样保持功能,节省了整个ADC的采样保持电路模块.在满足整个ADC性能情况下,采用了逐级缩放技术,减小了芯片面积和功耗.版图设计中,考虑了每一级ADC中电容及放大器的对称性,减小了电容失配对整个ADC性能的影响.采用0.18 μm CMOS工艺,在输入信号为11.25MHz,采样速率为80MHz的条件下,信噪比(SNR)为49.5 dB,有效位数(ENOB)为7.98 bits,整个ADC的芯片面积为0.56 mm2,典型工作电流为22 mA.
低功耗、流水线ADC、信噪比、有效位数
44
TN432(微电子学、集成电路（IC）)
湖北自然科学基金资助项目2010CDB02706
2015-01-19（万方平台首次上网日期，不代表论文的发表时间）
754-758
