12位800 MS/s ADC设计
提出了一种基于0.18 μm CMOS工艺设计的12位800 MS/s高速ADC.采用独特的折叠/内插与流水线相组合的结构,兼具折叠/内插结构的高转化率与流水线结构的高分辨率的优点.介绍了ADC的总体结构,分析了采样保持电路的设计原理,阐述了折叠/插值与流水线结构电路的机理,描述了数字自校正原理.在采样率800 MS/s和模拟输入397 MHz条件下进行版图后仿真,SFDR达到62 dB.
高速、ADC、折叠/内插、流水线
44
TN787(基本电子电路)
2014-11-17（万方平台首次上网日期，不代表论文的发表时间）
578-581
