一种基于电容匹配算法的低噪声SAR ADC设计
设计了一个12位,采样速率为120 kS/s的SAR ADC.提出了一种12位精度下,能在电容面积和精度之间进行折中的算法,使得电容的整体面积、速度和功耗达到优化.通过对比较器的设计,解决了在噪声环境下,影响比较器性能的电荷注入、带宽、转换速度等问题.在0.35μm2P5M CMOS工艺下进行了流片,测试结果表明,设计的SAR ADC的DNL和INL均小于±1LSB,功耗为1.5 mW.
SAR ADC、电容匹配、低噪声比较器
44
TN432(微电子学、集成电路（IC）)
2014-11-17（万方平台首次上网日期，不代表论文的发表时间）
573-577
