基于二分校准的混合型数字脉宽调制器
提出了一种基于混合型数字脉宽调制器(HDPWM)的带延迟线二分法校准机制的新电路结构,能有效地提高DPWM的线性度.详细介绍了混合型DPWM的工作原理,阐述了基于二分法机制的自校准电路的整体结构.分析了该结构的后仿真结果,并与带延迟锁相环(DLL)结构的DPWM的后仿真结果相比较.在32 MHz的时钟下,该电路成功实现了开关频率为2MHz的数字DC-DC变换器中的9-bit DPWM.该电路基于0.13 μm 1.2V CMOS工艺实现,最大差分非线性(DNL)仅为0.136 LSB,积分非线性(INL)为0.15 LSB.
数字脉宽调制器、差分非线性、积分非线性、二分法校准、延迟锁相环
44
TN787(基本电子电路)
2014-10-08（万方平台首次上网日期，不代表论文的发表时间）
483-488
