一种高性能LVDS收发器的设计
基于0.18 μm SiGe BiCMOS工艺,设计了一种用于10位200 MHz高速流水线模数转换器的CMOS LVDS收发电路.该收发电路由发射器(TX)和接收器(RX)组成.发射器通过带共模反馈的闭环控制电路,将0～3.3 V的CMOS信号转换成(1.2±0.35)V的LVDS信号.接收器采用一个轨至轨预运算放大器保证LVDS信号的完整接收,并实现一定的增益,之后由迟滞比较器和输出缓冲器实现对共模噪声的抑制以及信号驱动能力的提高,最终正确恢复出CMOS信号.仿真结果表明,在400 MHz脉冲输入下,收发器可以稳定工作在3.3 V电源电压,总功耗仅为22.4 mW.
低压差分信号、发射电路、接收电路、低功耗
44
TN402(微电子学、集成电路（IC）)
国家集成电路项目2009ZX02303
2014-10-08（万方平台首次上网日期，不代表论文的发表时间）
420-423,429
