10.3969/j.issn.1004-3365.2013.05.012
连续相位调制解调器的FPGA实现
针对连续相位调制解调硬件实现复杂度高的问题,提出一种基于FPGA的低复杂度硬件实现方案.该方案中,调制器采用查表法,解调器采用Max-Log-MAP算法.该方案具有复杂度低、速度快、易于生成IP核等优点.利用Xilinx公司的Virtex-2 Pro系列开发板,对调制解调器进行测试,验证了该系统方案的正确性.该设计可作为连续相位调制解调专用集成芯片开发的参考.
连续相位调制、Max-Log-MAP算法、查表法、FPGA
43
TN76(基本电子电路)
"十一·五"国防预研基金资助项目xxxx607010102
2013-11-22（万方平台首次上网日期，不代表论文的发表时间）
共5页
641-645
