10.3969/j.issn.1004-3365.2012.06.031
65nm CMOS工艺下新型静电防护衬底改造GGNMOS
为实现纳米集成电路上(On-Chip)的静电(ESD)防护,有效保护脆弱的栅氧,基于65 nm CMOS工艺,提出使用增大衬底电阻技术以及电源轨控制辅助PMOS提供额外触发电流技术的新型衬底改造GGNMOS.测试结果表明,与传统GGNMOS结构相比,新型结构具有低触发电压(3V)以及更高的失效电流(增加23.5％)等优点.
纳采集成电路工艺、静电防护、栅接地场效应晶体管
42
TN432(微电子学、集成电路（IC）)
2013-03-21（万方平台首次上网日期，不代表论文的发表时间）
共4页
885-888
