10.3969/j.issn.1004-3365.2012.06.014
采用RDF的硅物理不可克隆函数设计与评估
利用65 nm CMOS制造工艺下的随机掺杂涨落(RDF)模型,建立起随机路径延时模型,通过修改台积电(TSMC) 65 nm低k电介质工艺器件模型库参数,完成了仲裁器型PUF电路的设计和评估.实验在Synopsys Hspice C-2010模拟设计平台上完成,测量了PUF电路的片间差异和片内差异参数,评估了128位PUF电路的性能.与实测电路参数的对比结果证明了该方法的有效性.
物理不可克隆函数、随机掺杂涨落、随机路径延时
42
TN47(微电子学、集成电路（IC）)
中国科学院研究生院课题项目06JT079J01
2013-03-21（万方平台首次上网日期，不代表论文的发表时间）
共7页
803-809
