10.3969/j.issn.1004-3365.2012.06.010
适用于D类音频功放的PWM高速比较器设计
设计了一种应用于CMOS D类音频功率放大器的PWM高速比较器.输入级为Rail-to-Rail结构,中间级由锁存器和自偏置差分放大器组成,输出级为反相器结构.由于采用了锁存器和自偏置放大器结构,比较器可以在很短的时间内驱动大电容,满足后续电路对驱动能力的要求.基于CSMC 0.5μm CMOS工艺的BSIM3V3 Spice模型,采用Hspice对PWM比较器进行仿真.结果表明,在典型模型下,比较器的电源抑制比为56 dB,直流开环增益为45 dB,输入共模范围(ICMR)为-0.19～4.93V,传输延时为15 ns.
高速比较器、功率放大器、锁存器、传输延时
42
TN432(微电子学、集成电路（IC）)
2013-03-21（万方平台首次上网日期，不代表论文的发表时间）
共5页
787-791
