10.3969/j.issn.1004-3365.2012.06.008
多模卫星导航芯片的可测性设计
详细介绍了基于130 nm工艺的多模卫星导航基带处理SoC芯片的可测性设计,包括边界扫描测试、存储器内建自测试和全速全扫描测试.为了提高测试效率和降低测试成本,还使用了测试压缩技术.实测结果表明,该方案的测试覆盖率最高可达到97.85％,并且实现了近20倍的测试压缩比率.提及的各种测试性设计在实际回片测试中已得到验证,可广泛应用于复杂片上系统设计,具有一定的应用参考价值.
可测性设计、全扫描、测试压缩、SoC
42
TN47(微电子学、集成电路（IC）)
国家核高基基金资助项目2009ZX01031-001-014
2013-03-21（万方平台首次上网日期，不代表论文的发表时间）
共4页
778-781
