10.3969/j.issn.1004-3365.2012.03.004
一种采用电阻串复用结构的12位SAR ADC
针对带数字校准功能的逐次逼近模/数转换器(SAR ADC),提出将主DAC、校准DAC和基准电压产生电路的电阻串进行复用,从而显著减少了芯片面积,降低了功耗.相比6+6两段电容结构DAC,采用电阻电容混合结构的主DAC和校准DAC节约了37％的版图面积.在0.18μm CMOS工艺下,通过Hspice仿真,SAR ADC的DNL和INL均小于0.4LSB,SNR为75 dB.系统正常工作时,总功耗为3.1mW,比不采用电阻串复用的结构减少0.9 mW.
模/数转换器、电阻串复用、逐次逼近寄存器、数字校准
42
TN432(微电子学、集成电路（IC）)
国家教育部博士点基金200806141100
2012-08-13（万方平台首次上网日期，不代表论文的发表时间）
共4页
311-314
