10.3969/j.issn.1004-3365.2012.03.003
一种高性能多位量化∑-△调制器的设计
实现了一种适用于信号检测的低功耗∑-△调制器.调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性.调制器采用TSMC 0.18 μm混合信号CMOS工艺实现.该调制器工作于1.8V电源电压,在50 kHz信号带宽和12.8 MHz采样频率下,整体功耗为3 mW,整体版图尺寸为1.25 mm×1.15 mm.后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4 dB的信噪失真比(SNDR)和93.6 dB的动态范围(DR).
∑-△调制器、多位量化器、数据加权平均、开关电容积分器
42
TN432(微电子学、集成电路（IC）)
中国科学院知识创新工程科技创新重要方向项目Y0YF052001
2012-08-13（万方平台首次上网日期，不代表论文的发表时间）
共5页
306-310
