基于无冲突多项式交织器的高速并行Turbo解码器
提出了基于高次多项式无冲突交织器的Turbo码并行解码的优化实现方法,解码器采用MAX-Log-MAP算法,完成了从Matlab算法设计验证到RTL设计、FPGA验证,并在LTE无线通信链路中验证.设计的Turbo并行高速解码器半次迭代的效率为6.9 bit/cycle,在最高迭代为5.5次、时钟频率为309MHz下,达到207Mb/s的吞吐率,满足高速无线通信系统的要求,交织和解交织采用存储器映射方法.该设计节约了计算电路和存储量.
Turbo解码器、QPP、无冲突交织器、存储器映射
41
TN764(基本电子电路)
2012-04-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
883-887
