一种数据时钟恢复电路的研究与设计
提出了一种支持双数据率的数据时钟恢复电路,对电路中的鉴相器、环路滤波器、压控振荡器等进行了详细的分析研究和设计.基于0.18μm CMOS工艺,在电源电压1.8V下对电路进行仿真.仿真结果显示,电路在2.7 Gb/s和1.62 Gb/s随机流下的抖动峰峰值分别为14 ps和12ps,功耗为80 mW.测试结果显示,时钟恢复电路在2.7 Gb/s和1.62 Gb/s随机流下的抖动峰峰值分别为38 ps和27 ps.
锁相环、数据时钟恢复电路、抖动、相位噪声、压控振荡器
41
TN432(微电子学、集成电路(IC))
2012-04-20(万方平台首次上网日期,不代表论文的发表时间)
共5页
860-864