一种新颖的FPGA逻辑故障测试定位方法
FPGA的生产测试是FPGA设计中非常重要的环节,不仅要求能够检测芯片是否发生故障,还必须进行精确的故障定位,以便设计人员对设计故障和工艺故障进行改进.依靠将CLB输出级联的方式进行故障定位,往往使测试激励在时序设计上变得更加复杂.灵活利用CLB周围的三态门资源,可以对FPGA逻辑故障进行快速准确的定位,且测试激励简洁.
FPGA、三态门、故障测试、故障定位
41
TN492(微电子学、集成电路（IC）)
2012-03-05（万方平台首次上网日期，不代表论文的发表时间）
共4页
755-758
