注入势垒单相埋沟高速CCD延迟线设计
采用注入势垒单相埋沟结构和两层多晶硅一层铝工艺技术,研制出512位高速CCD延迟线,获得了大于10 MHz的工作频率和大于50 dB的动态范围.器件电极设计为准1相两层多晶硅交迭栅结构,信道设计为埋沟结构.输入结构采用双输入栅表面势平衡注入技术,输出结构采用浮置扩散源跟随放大器技术.提出了改善转移效率、暗电流、时钟频率和动态范围的有效方法.测试结果表明,器件性能参数达到设计要求.
势垒、埋沟CCD、延迟线
41
TN43(微电子学、集成电路（IC）)
2011-11-14（万方平台首次上网日期，不代表论文的发表时间）
共5页
420-423,432
