双频双模导航基带芯片的静态时序分析
针对一款双频双模导航基带芯片的ASIC设计,提出一种多异步时钟域的时序约束设计方法,并通过设置虚假路径、多周期路径和修正建立保持时间违例的方法,优化了时序.最终使芯片满足系统时序要求,通过了静态时序验证,为芯片流片提供了可靠保证.
双频双模、基带芯片、静态时序验证、时序优化
41
TN402(微电子学、集成电路(IC))
国防科工委重大民品专项
2011-11-14(万方平台首次上网日期,不代表论文的发表时间)
共5页
350-353,358
双频双模、基带芯片、静态时序验证、时序优化
41
TN402(微电子学、集成电路(IC))
国防科工委重大民品专项
2011-11-14(万方平台首次上网日期,不代表论文的发表时间)
共5页
350-353,358
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn