一种低功耗可配置乘加器的设计
提出一种可配置的64位乘加器.根据计算模式的不同,该乘加器能够1次完成1个64×64、2个32×32、4个16×16和8个8×8的有/无符号乘加计算.在部分积(PP)产生电路中插入模式相关的选择器,并在最终树和最后的加法器中插入模式相关的进位消除电路,来实现乘加器的可配置.通过对部分积重新进行编排,避免了在部分积压缩树中插入进位消除电路.在部分积压缩树中,采用一种低功耗4:2压缩器,有效降低了功耗和面积.最后,对乘加器的速度、面积和功耗等性能进行了分析.
乘加器、可配置乘加器、4:2压缩器
41
TN431.2(微电子学、集成电路（IC）)
2011-09-26（万方平台首次上网日期，不代表论文的发表时间）
共5页
255-259
