分数倍延时数字滤波器设计
在时分交替ADC结构中,由于各子通道ADC采样时钟的偏差,导致通道采样信号误差,严重影响时分交替ADC的动态性能.针对时分交替ADC中子通道的时钟偏差,在信号精确重构的理论依据下,采用基函数分段拟合和频域逼近的方式设计延时低通滤波器.通过改变基函数的定义域,推导了[-Ts,0]内误差校正的理论基础,并结合基函数设计和频域逼近的特点,证明了用同一组逼近滤波器系数实现[-Ts,0]和[0,Ts]延时的可行性,实现[-Ts,Ts]内任意时钟偏差的数字校正.性能仿真表明,此方式设计滤波器具有极限,为一组6级16阶,衰减为80 dB滤波器.采用单频正弦信号进行子通道ADC误差校正仿真,误差数据表明,校正后信号的偏差在10-3以内.
A/D转换器、数字滤波器、分数倍延时、基函数法、时钟误差校正
41
TN713(基本电子电路)
国家科技重大专项2009ZX03007-002-01;国家863目标导向项目2009AA01Z259;国家预研基金9140A08020110DZ02重点实验室基金资助项目9140C0901101002&9140C0901101003;中央高校基本科研业务费资助
2011-09-26（万方平台首次上网日期，不代表论文的发表时间）
共4页
215-218
