高性能CMOS运算放大器的设计
基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器.用Cadence Spectre对电路进行优化设计,整个电路在3.3V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1MHz,建立时间1.06μs.版图面积为410μm×360μm.测试结果验证了该运算放大器电路适用于电源管理芯片.
运算放大器、折叠式共源共栅、模拟集成电路、CMOS
41
TN432;TN722.7+7(微电子学、集成电路（IC）)
甘肃省科技支撑计划项目097GKCA052;兰州市科技发展计划项目2009-1-1
2011-05-30（万方平台首次上网日期，不代表论文的发表时间）
共4页
19-22
