一种位复用近似LRU替换算法的分析与研究
提出并实现了4-way组相联高速缓存设计[1]中能够减少电路复杂性、节省Valid RAM空间的5-bit位复用近似LRU算法,其基本方法是通过位比较对4-way数据访问先后进行排序、对Valid位和比较位进行复用.给出了不命中时的替换选择电路逻辑和通过VHDL实现后的测试结果.相关结果表明,该算法实现电路简单,占用面积小,且命中率高:在指令高速缓存设计中,高速缓存大小为1 kB时,测试的平均命中率为90.2%,4 kB时为92.3%,16 kB时为94.2%.
近似LRU算法、组相联、高速缓存、位复用、命中率
40
TN79+1(基本电子电路)
国家自然科学基金重大研究计划资助项目90407001
2010-10-27（万方平台首次上网日期，不代表论文的发表时间）
共5页
607-611
