一种基于多数决定门的新型全加器的设计
在对现有全加器电路研究分析的基础上,提出了一种基于低功耗XOR/XNOR电路和多数决定门的新型高性能全加器电路.多数决定门采用输入电容和静态CMOS反相器实现,降低了电路的功耗,提高了运算速度.采用TSMC 0.18 μm CMOS工艺器件参数,对全加器进行Spectre仿真.结果表明,在2.4 V到0.8 V电源电压范围内,与已有的全加器相比,新全加器在功耗和延迟上都有较大程度的改进.
全加器、多数决定门、CMOS
40
TN432(微电子学、集成电路（IC）)
科技部技术创新基金资助项目07C262223201317
2010-10-27（万方平台首次上网日期，不代表论文的发表时间）
共5页
561-565
