一种抗辐射加固检错纠错电路的设计
分析了电子元器件在空间辐射影响下的一些性能变化,设计了一种应用于星载计算机数据管理系统的抗辐射加固检错纠错电路.重点介绍了逻辑设计、版图设计和抗辐射加固设计.电路采用商用标准CMOS工艺加工,使用版图级、单元级和电路级等多层次的0.5 μm综合体硅加固技术,提高了抗辐射能力.试验结果表明,电路的抗辐射总剂量最高可达3.6 kGy(Si).
检错纠错电路、抗辐射加固、总剂量辐射
40
TN402;TN492(微电子学、集成电路（IC）)
2010-10-27（万方平台首次上网日期，不代表论文的发表时间）
共4页
547-550
