一种高速数据接收同步电路的设计
介绍了一种高速数据接收同步技术,用以解决在高速、超高速情况下数据同步困难的问题.随着电路工作频率的提升,数据的稳定有效周期变得越来越短,对采样时钟的时序要求也越来越高,特别是由于工艺波动、温度变化等原因,数据与时钟的相位关系发生变化,导致时钟采样时发生误码,电路不能正常工作.采用该数据接收同步技术,可以将时钟采样设置为最佳时序,并且当时钟与数据相位关系变化时,能自动对时钟相位进行调节,重新回到最佳时序,从而大大提高数据接收的可靠性.
数据接收、同步电路、高速电路
40
TN431.2(微电子学、集成电路(IC))
2010-08-14(万方平台首次上网日期,不代表论文的发表时间)
共4页
313-316