低功耗CMOS低噪声放大器的分析与设计
基于TSMC 0.18 μm CMOS工艺, 设计了一种低功耗约束下的CMOS低噪声放大器.与传统的共源共栅结构相比,该电路在共源晶体管的栅源间并联一个电容,以优化噪声;并引入一个电感, 与级间寄生电容谐振, 以提高增益;通过减小晶体管的尺寸, 实现了低功耗.模拟结果表明,在2.45 GHz工作频率下,增益大于14 dB,噪声系数小于1 dB,直流功耗小于2 mW.
低噪声放大器、CMOS、模拟集成电路
40
TN722.3(基本电子电路)
2010-06-12（万方平台首次上网日期，不代表论文的发表时间）
共4页
182-185
