一种用于ADC减少插值误差的预放大器
在分析折叠内插ADC预放大电路非线性误差的基础上,设计了一种适用于折叠内插ADC的新型预放大器,有利于减少插值非线性.采用0.35 μm CMOS工艺, 在3.3 V电源电压下进行仿真.结果表明,在0.85 V到2.45 V输入范围内, 预放大器过零点对应的输出电压保持在2.6 V,0.1%的容差范围内, 建立时间为4.2 ns,有利于提高插值精度.
预放大器、非线性误差、A/D转换器、过零点
40
TN79~+2(基本电子电路)
2010-04-26（万方平台首次上网日期，不代表论文的发表时间）
共4页
16-19
