基于0.35 μm GeSi-BiCMOS工艺的1 GSPS采样保持电路
介绍了一种基于0.35 μm GeSi-BiCMOS工艺的1 GSPS采样/保持电路.该电路采用全差分开环结构,使用局部反馈提高开环缓冲放大器的线性度;采用增益、失调数字校正电路补偿高频输入信号衰减和工艺匹配误差造成的失调.在1 GS/s采样率、484.375 MHz输入信号频率、3.3 V电源电压下进行仿真.结果显示,电路的SFDR达到75.6 dB,THD为-74.9 dB,功耗87 mW.将该采样/保持电路用于一个8位1 GSPS A/D转换器.流片测试结果表明,在1 GSPS采样率,240.123 MHz和5.123 MHz输入信号下,8位A/D转换器的SNR为41.39 dB和43.19 dB.
采样/保持电路、A/D转换器、GeSi-BiCMOS
40
TN433(微电子学、集成电路（IC）)
2010-04-26（万方平台首次上网日期，不代表论文的发表时间）
共5页
11-15
