一种抑制同步开关噪声的改进总线翻转编码方法
提出了一种改进总线翻转编码方法,用于抑制高速集成电路系统中的同步开关噪声.该方法可以显著减少总线平均翻转比特位数,同时尽可能使总线相邻位保持奇模传输,有利于改善信号完整性.利用FPGA实现了提出的改进总线翻转编码模块.物理实验表明,相对总线翻转编码,该方法以功耗稍有增加的代价,可取得平均翻转数量减少15.17%、电源波动噪声减小22.34%的编码增益.
高速集成电路、总线翻转编码、同步开关噪声
39
TN401(微电子学、集成电路（IC）)
预先研究基金资助项目513160401
2010-03-16（万方平台首次上网日期，不代表论文的发表时间）
共5页
738-741,746
