用于射频识别阅读器的并行放大求和结构对数放大器
基于IBM 0.18μm标准CMOS工艺,设计了一种并行放大求和结构对数放大器(parallel-amplification parallel-summation logarithmic amplifier:PPLA).该结构克服了连续检波式对数放大器(SDLA)延时长、易自激的缺点,在实现大动态范围的同时,无需反馈环路来稳定.该放大器应用于射频识别阅读器的ASK解调电路中,将大动态范围的输入信号压缩到接收机可以接收的范围.整个并行放大求和对数放大器获得70 dB的动态范围、1 MHz带宽、19 mW功耗.
射频识别阅读器、对数放大器、并行放大求和、ASK解调
39
TN722.5+8(基本电子电路)
上海AM基金07SA04;上海重点学科建设项目B411
2009-12-18（万方平台首次上网日期，不代表论文的发表时间）
共4页
627-630
