具有概率分离计算功能的二级流水线电路设计
在通信系统的接收机中,解调器的输出通常是串行的"软比特"信息.利用模拟电路设计的信道译码器需要并行的数据,以实现后验概率译码计算.为了实现串并转换以及降低模拟译码器的复杂度和功耗,利用0.6μm CMOS工艺,为模拟译码器设计了新型的二级流水线结构的输入接口电路.在实现"软比特"信息串并转换的同时,具有概率分离计算功能.模拟结果表明,该电路比传统的设计方法降低了功耗和芯片面积,工作速度可达50 MHz,整体功耗为304.8 μW.
二级流水线电路、概率分离计算、模拟译码器、串并转换
39
TN432(微电子学、集成电路（IC）)
国家高技术研究发展863计划基金资助项目2007AA04Z352;国家自然科学基金资助项目60501007;北京市教委科技项目KM200510772007;北京市属高校人才强教计划资助项目71A0811104
2009-07-03（万方平台首次上网日期，不代表论文的发表时间）
共5页
357-361
