4位5 GS/s 0.18 μm CMOS并行A/D转换器
基于0.18 μm CMOS工艺,设计了一种最大采样速率为5 GS/s的4位全并行模数转换器.设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度;3)使模拟电路和数字电路都工作在低摆幅的工作状态,在提高速度的同时,降低了电路的功耗.为了提高电路的信噪比,采用全差分输入输出方式和低摆幅时钟控制,并在解码器中先将温度计码转换成格林码,再将格林码转换成二进制码,有效地抑制了由比较电路产生的亚稳定性.仿真结果表明,在输入信号为102.539 MHz、5 GS/s采样率下,设计的电路有效比特数达3.74位,积分非线性和微分非线性分别小于0.255 LSB和0.171 LSB,功耗小于65 mW.
模数转换器、全并行模数转换器、CMOS电路、流水线
39
TN79+2(基本电子电路)
2009-07-03(万方平台首次上网日期,不代表论文的发表时间)
共5页
315-319