一种流水线A/D转换器Multi-bit级增益误差校正方法
提出了一种用于流水线A/D转换器multi-bit级增益误差校正的方法及其实现方案.该方法应用改进冗余位结构,通过在其子DAC输出端引入伪随机信号测量级间增益;利用此估计值在后台进行增益误差补偿.为了验证设计,对12位流水线ADC进行系统模拟,当首级有效精度为3位,且相对增益误差为±2%时,经校正后,INL均为0.16 LSB,DNL分别为0.13 LSB和0.14LSB,SFDR和SNDR分别提高35 dB和16 dB.分析表明,该方法能有效补偿multi-bit级增益偏大或偏小的误差,进而实现增益误差校正,且不会降低ADC转换范围和增加额外的比较器.
A/D转换器、Multi-bit级、增益误差校正
39
TN79+2(基本电子电路)
国防科技重点实验室基金资助课题9140c0901030701
2009-07-03（万方平台首次上网日期，不代表论文的发表时间）
共5页
302-305,310
