SOC用400~800 MHz锁相环IP的设计
设计了一个基于锁相环结构、可应用于SOC设计的时钟产生模块.电路输出频率在400~800 MHz,使用SMIC 0.18 μm CMOS工艺进行流片.芯片核心模块工作电压为1.8 V和3.3 V.根据Hajimi关于VCO中抖动(jitter)的论述,为了降低输出抖动,采用一种全差动、满振幅结构的振荡器;同时,通过选取合适的偏置电流,实现对环路带宽的温度补偿.流片后测试结果为:输出频率范围400~800 MHz,输入频率40~200 MHz;在输出频率为800 MHz时,功耗小于23 mA,周期抖动峰峰值为62.5 ps,均方根(rms)值为13.1 ps,芯片面积0.6 mm2.
时钟产生电路、锁相环、压控振荡器
38
TN402(微电子学、集成电路(IC))
天津市科技发展计划科技攻关项目资助043182111
2009-01-12(万方平台首次上网日期,不代表论文的发表时间)
共5页
743-747